本课程是信息与电子工程及相关计算机专业的专业基础课，课程包括处理器RISC-V指令集、寻址模式、数据类型、汇编语言，处理器微结构、控制器和流水线，存储系统、高速缓存、虚拟存储，多处理器和并行技术，系统设计性能评估及软硬件协同设计方法等。
本课程可以和线下教学进行结合，为学生提供复习、答疑和自我评价的线上平台，进一步对课堂上所学内容进行巩固和拓展，加强学生和教师之间在课堂以外的交流；也作为高等院校信息工程和计算机相关专业的本科生学习“计算机组成与设计”、“计算机系统结构”等课程的在线学习资源；并可供与计算机相关的专业人士和高校的相关任课教师学习参考。
本课程基于RISC-V指令集架构进行解读教学，在掌握传统的计算机组成知识的同时，也能学习了解指令集与系统架构设计方法。
第一章、计算机组成与设计概述
1.1 课程介绍
第二章、RISC-V汇编语言
2.1 算术指令
2.2 访存指令
2.3 条件判断分支转移指令
2.4 逻辑运算指令
2.5 函数调用
2.6 栈的使用
第二章单元测验
第三章、RISC-V指令表示
经典论文课后阅读
3.1 R型指令
3.2 I型指令和S型指令
3.3 B型指令和U型指令
3.4 J型指令
RISC-V Register Definition
经典论文课后阅读自测
第三章单元测验
第四章、RISC-V数据通路
4.1 数据通路的基本单元模块
4.2 R型指令和I型算术指令
4.3 I型访存指令和S型指令
4.4 B型指令、I型JALR指令、J型指令、U型指令
第四章单元测验
第五章、RISC-V控制器
5.1 控制信号、关键路径
5.2 控制器实现
第五章单元测验
第六章、流水线
6.1 处理器性能
6.2 流水线设计与结构冒险
6.3 数据冒险
6.4 控制冒险以及超标量处理器
第六章单元测验
第七章、高速缓存结构
7.1 存储器层次结构
7.2 直接映射高速缓存
7.3 访问与缺失
7.4 高速缓存设计优化
第七章单元测验
第八章、虚拟存储
8.1 操作系统和虚拟存储
8.2 页表
8.3 地址变换高速缓存 I
8.4 地址变换高速缓存 II
第八章单元测验
第九章、并行性
9.1 单指令流多数据流
9.2 多指令多数据流
9.3 线程级并行编程
9.4 硬件同步
9.5 共享内存多处理器
第九章单元测试