电子电路设计(数字篇)
电子电路设计(数字篇)
少于1000 人选课
更新日期:2025/05/22
开课平台智慧树
开课高校青岛大学
开课教师傅强杨艳
学科专业工学电气类
开课时间2025/01/21 - 2025/07/20
课程周期26 周
开课状态开课中
每周学时-
课程简介
本课程是针对大学生电子设计类竞赛的培训课程。作为EE(Electrical Engineering)专业的学生,以及对电子设计感兴趣的理工科学生来说,参加各种电子设计竞赛是增长知识,快速使自己成才的捷径。课程组将常规的电子电路设计知识做了大幅度的精简,力争使同学们可以通过线上课程,自学电子电路设计方法,早日体会到电子设计的精彩世界。
课程大纲

在线教程

章节简介教学计划
数字电路基础知识
登录后可预览视频
数制和码制
傅强
逻辑函数及其描述方法
傅强
最小项与卡诺图化简
傅强
含无关项的逻辑函数
傅强
数字电路的输入和输出结构
傅强
组合逻辑电路
组合逻辑电路设计
傅强
Quartus II使用简介
傅强
编码器与译码器
傅强
加法器与数值比较器
傅强
Verilog HDL模块的例化
傅强
Verilog组合逻辑的VWF仿真
傅强
时序逻辑电路
触发器及其verilog描述
傅强
时序逻辑电路概述
傅强
状态机建模
傅强
时序逻辑电路设计
傅强
Verilog Test Bench仿真
傅强
移位寄存器与非阻塞赋值
傅强
可编程逻辑器件设计实例
计数器与LED闪烁灯
傅强
跑马灯与电子琴
傅强
数码管动态及滚动显示
傅强
  • 第一章数字电路基础知识

    数字电路这门课程主要任务就是学习由适合人脑的数学,进化到适合硬件电路用的数学。

  • 1.1数制和码制

    数字编码方式有很多种,目的是实现硬件电路的某种便利。

  • 1.2逻辑函数及其描述方法

    介绍了几种基本逻辑门的含义,逻辑代数的3个公式和代入定理和逻辑函数的4种描述方法。

  • 1.3最小项与卡诺图化简

    介绍最小项及其获取方法,以及卡诺图的物理意义及化简方法。

  • 1.4含无关项的逻辑函数

    在逻辑函数中,对输入变量取值的有限制,在这些取值下为1的最小项称为约束项。在输入变量某些取值下,函数值为1或为0不影响逻辑电路的功能,在这些取值下为1的最小项称为任意项。逻辑函数中的无关项:约束项和任意项可以写入函数式,也可不包含在函数式中,因此统称为无关项。

  • 1.5数字电路的输入和输出结构

    不同种类数字IC的输入电平门限,输出电平极限值是不同的。CMOS芯片的噪声门限大于TTL芯片。介绍了三种典型的数字芯片输出结构,包括强1强0的图腾柱、三态门和强0弱1的OC/OD门。

  • 第二章组合逻辑电路

    组合逻辑电路不包含存储单元,当前输出仅取决于当前输入。本章在介绍了组合逻辑电路的基本人工设计方法以及硬件描述语言设计组合逻辑的方法。

  • 2.1组合逻辑电路设计

    组合逻辑电路与时序逻辑电路相比,在电路功能上,任意时刻的输出仅取决于该时刻的输入;在电路结构上,不含记忆(存储)元件。

  • 2.2Quartus II使用简介

    PLD的种类包括CPLD和FPGA。介绍了Cyclone IV与Qaurtus II 14.1的关系,在Quartus中如何新建工程,module开始,endmodule结尾的模块代码举例,编译Verilog HDL工程文件并查看RTL设计。

  • 2.3编码器与译码器

    主要介绍了编码器与优先编码器的含义,译码器与显示译码器的含义,Verilog语言结构描述与行为描述方法,if/else 语句,always语句,case语句。

  • 2.4加法器与数值比较器

    介绍了半加器概念、两种verilog语言,其描述方式包括结构描述和行为描述,全加器概念以及串行进位加法器,数值比较器的概念,多位数值比较器的实现逻辑。

  • 2.5Verilog HDL模块的例化

    对于简单数字电路,可以由单一模块编写硬件描述语言代码。但是复杂的数字电路中,总是包含很多现有模板。使用若干现有模块构造新模块称为模块的例化。

  • 2.6Verilog组合逻辑的VWF仿真

    在Verilog HDL代码编译通过以后,需要验证代码功能正确。可以选择仿真或者是下载代码到芯片实际检测。复杂代码很难一次成功,进行仿真的意义重大,仿真代码的长度往往比模块代码更长。本次课先介绍最简单的一种仿真方法,quartus自带的波形仿真VWF(Vector Waveform File)。

  • 第三章时序逻辑电路

    时序逻辑电路包含存储单元,一般含有组合逻辑电路,结构和设计更复杂。本章在介绍了状态机的重要知识,以及硬件描述语言设计时序逻辑的方法。

  • 3.1触发器及其verilog描述

    介绍了几种常用触发器及其verilog描述,包括SR锁存器、D触发器、JK触发器

  • 3.2时序逻辑电路概述

    介绍了时序逻辑电路的三个描述方程,以及时序逻辑电路的分析和描述方法。

  • 3.3状态机建模

    状态机建模是数电中最重要最核心的内容。设计出状态机(状态转换图)相当于数学中的列方程,是需要智商和技巧的。有了状态机(状态转换图),如何实现它,相当于数学中的解方程,是有固定方法的。

  • 3.4时序逻辑电路设计

    根据状态机(状态转换图),实现具体的数字电路,有两类方法;由状态转换图得到次态卡诺图,再列出三大方程(驱动方程、状态方程、输出方程),再选定组合逻辑元件和触发器(存储器)实现电路;由硬件描述语言,直接对状态机进行描述,利用Quartus软件实现电路设计。

  • 3.5Verilog Test Bench仿真

    VWF波形图仿真仅能“制造”出很有限的激励波形,无法满足复杂仿真需求。在Quartus II中14.1版本(因大学计划保留)是最后支持VWF仿真的版本。在安装verilog软件时,安装过一个ModleSim-Altera软件,这是ModleSim的免费版本,可提供Test Bench全功能仿真(比收费版速度稍慢)。

  • 3.6移位寄存器与非阻塞赋值

    主要介绍了移位寄存器的结构和功能,阻塞赋值与非阻塞赋值的区别,阻塞赋值对赋值顺序有要求,非阻塞赋值在过程块内顺序无要求。

  • 第四章可编程逻辑器件设计实例

    当今主流的数字电路设计都是基于硬件描述语言的,而可编程逻辑器件是承载硬件描述语言的载体,通过一些设计实例,可以更好的掌握数字电路设计的知识。

  • 4.1计数器与LED闪烁灯

    计数器主要用于计数、分频、定时、产生节拍脉冲等。列举了其典型应用案例,基于晶振分频时钟信号的闪烁灯。

  • 4.2跑马灯与电子琴

    大量数字电路都是基于计数器原理实现的,本节课将介绍基于计数器的跑马灯和电子琴。

  • 4.3数码管动态及滚动显示

    本节课将介绍基于计数器的数码管显示。通过产生一个刷新时钟(计数器),实现数码管动态显示。通过增加一个更低频率的位移时钟(计数器),实现滚动显示。

  • 开始学习
  • 第一章  作业测试
    第一章 数字电路基础知识

    1.1 数制和码制

    1.2 逻辑函数及其描述方法

    1.3 最小项与卡诺图化简

    1.4 含无关项的逻辑函数

    1.5 数字电路的输入和输出结构

    视频数5
  • 第二章  作业测试
    第二章 组合逻辑电路

    2.1 组合逻辑电路设计

    2.2 Quartus II使用简介

    2.3 编码器与译码器

    2.4 加法器与数值比较器

    2.5 Verilog HDL模块的例化

    2.6 Verilog组合逻辑的VWF仿真

    视频数6
  • 第三章  作业测试
    第三章 时序逻辑电路

    3.1 触发器及其verilog描述

    3.2 时序逻辑电路概述

    3.3 状态机建模

    3.4 时序逻辑电路设计

    3.5 Verilog Test Bench仿真

    3.6 移位寄存器与非阻塞赋值

    视频数6
  • 第四章  作业测试
    第四章 可编程逻辑器件设计实例

    4.1 计数器与LED闪烁灯

    4.2 跑马灯与电子琴

    4.3 数码管动态及滚动显示

    视频数3
  • 期末考试