-
绪章导言
EDA技术课程简介：课程学习意义，对应专业，学习内容，课程特点
-
●0.1EDA技术课程简介
介绍课程类型，学习内容，学习方法等。
-
第一章EDA技术概论
EDA技术的概念，发展，设计目标。EDA设计的基本流程，与传统设计方法的对比，硬件描述语言、综合、仿真、IP核的概念。
-
●1.1EDA的概念
EDA概念
-
●1.2硬件描述语言HDL
硬件描述语言的定义，特点，常用分类
-
●1.3综合的概念
综合的概念、特征、分类
-
●1.4ASIC
ASIC在EDA设计中的地位，ASIC的实现方法分类
-
●1.5IP Core
IP核的概念，功能，分类
-
●1.6SOC与SOPC
SOC与SOPC
-
●1.7数字系统及其EDA设计
复杂数字系统的设计是EDA设计的主要目标，也是本课程的高阶学习目标
-
●1.8QuartusII软件简介
QuartusII软件的主界面，基本设计流程及其设计工具
-
第二章FPGA与CPLD结构原理
PLD器件的概念、发展与分类，FPGA期间的结构与原理，CPLD器件的结构与原理，可测性设计，边界扫描测试
-
●2.1PLD概念及分类
PLD器件的概念、发展、主要分类及其特点
-
●2.2PLD内部结构描述符号
PLD器件的与阵列、或阵列；固定连接、可编程连结、不连接的节点符号
-
●2.3简单PLD器件的结构与原理
简单PLD器件主要分类，结构及功能特点
-
●2.4CPLD器件的结构与原理
CPLD器件的结构与原理
-
●2.5FPGA结构和工作原理
FPGA的工作原理，基本可编程结构
-
●2.6FPGA编程和配置
CPLD器件的工作原理，可编程构件
-
●2.7可测性设计
可测性设计的意义，边界扫描
-
第三章QuartusII软件EDA基本使用方法
文本输入设计法，原理图输入设计法全程编译与时序仿真的操作与分析，引脚锁定和编程下载。
-
●3.1Quartus Prime软件简介
Quartus Prime软件简介
-
●3.2文本编辑输入设计流程
AuartusII软件平台文本输入设计方法的基本流程介绍
-
●3.3综合的操作及结果分析
全程编译的含义及其操作，编译结果的基本分析
-
●3.4仿真文件的建立与分析-CNT10
时序仿真的含义，时序仿真文件的建立与仿真操作（以MUX21A为例），仿真结果的分析。
-
●3.5一位半加器H-ADDER的原理图设计
以一位半加器为例介绍原理图输入设计方法的基本流程
-
●3.6全加器的原理图层次化设计
以一位全加器和多位加法器为例介绍原理图的层次化设计方法的要点
-
●3.7引脚锁定操作
引脚锁定的含义，引脚锁定的实现方法。
-
●3.8编程下载
编程下载的含义，编程的流程
-
●3.9EDA实验箱基本介绍和基本连线方法
百科融创EDA实验箱构成简介，电源线、编程器、下载线及主要模块的连线及操作方法简介。
-
●3.10仿真文件的建立与分析II—CNT10
总线型端口或节点的输入数据定义和显示格式设置方法及分析方法
-
●3.11license文件的创建与安装
针对单机较低版本QuartusII软件的许可文件的必要处理，否则无法进行编译和仿真等操作。
-
第四章VHDL初步之组合电路设计
VHDL编程基础之一：基本组合电路的VHDL设计，介绍VHDL程序的基本结构，基本语法规则。组合电路的基本描述方法，常用的描述语句和数据类型。
-
●4.1MUX21A的VHDL设计
以二选一开关电路MUX21A的设计为例，介绍VHDL设计实体的基本构成和组合电路的VHDL基本描述方法，数据类型
-
●4.2半加器的VHDL设计
一位半加器的设计原理及VHDL描述，运算符重载函数
-
●4.3全加器的VHDL描述
全加器功能分析，全加器的VHDL描述，元件例化语句，VHDL层次化设计方法
-
●4.4元件例化语句
元件例化语句的用途，结构，应用举例
-
●4.5组合电路VHDL设计中常用顺序语句
组合电路VHDL设计中常用顺序语句
-
●4.6编码器的VHDL描述
编码器的定义、分类，普通编码器与优先编码器的VHDL描述与分析。完全条件语句。
-
●4.7VHDL基本语法规则
VHDL语句要素，关键字、标识符规则，数据对象，文字规则，操作符。
-
●4.8VHDL程序结构
VHDL设计实体基本构成
-
●4.9常用两种VHDL顺序语句
最常用的顺序语句IF语句和CASE语句的使用方法分析，比较。
-
●4.10常用数据类型I
数据类型的概念、功能特点，分类。最常用数据类型的定义及其使用特点简介。
-
●4.11数据类型的转换
数据类型转换的目的和常用方法
-
第五章VHDL设计初步之时序电路设计
基本时序电路的VHDL设计实例，基本设计方法分析。两种复位方式。
-
●5.1时序电路的基本VHDL描述
最基本的时序电路元件D触发器的VHDL描述方法。记忆功能的VHDL实现。不完全条件IF语句。
-
●5.2异步复位和同步复位的VHDL描述
两种复位方式及其VHDL描述分析
-
●5.3DFF的VHDL设计
DFF的VHDL设计
-
●5.4计数器的VHDL设计
计数器功能的VHDL描述，计数器模的设置。
-
●5.5移位寄存器的VHDL设计
移位寄存器的功能，移位寄存器的VHDL描述
-
●5.6计数器的VHDL设计II
具有异步复位和同步预置功能的十进制计数器的VHDL设计分析。信号变量的使用比较举例。
-
●5.7PROCESS进程语句
进程语句及其使用特点分析
-
第六章VHDL语法
简要分析VHDL的基本句法规则。包括VHDL基本语句构成及规则，基本语句的两种分类，顺序语句和并行语句的特点及主要类型。行为描述的核心语句——进程语句的特征等。
-
●6.1VHDL基本句法规则
介绍VHDL语句基本构成及语法规则，包括基本语句格式、基本文字规则、数据对象和数据类型简介等。
-
●6.2库与程序包
对VHDL程序的设计资源——库和程序包的概念、主要类型、使用规则加以简介
-
●6.3顺序语句
介绍VHDL的语句分类，并重点对顺序语句的用法及特点加以说明
-
●6.4并行语句
本节对VHDL的并行语句及其应用特征加以简要分析
-
●6.5PROCESS进程语句
本节对VHDL行为描述最常用的进程语句的格式、功能及外部和内部特征加以简要分析
-
第七章VHDL有限状态机设计
FSM的概念、应用，FSM的VHDL程序描述，主控进程与辅助进程，多进程与单进程，FSM编码方式，安全状态机。
-
●7.1有限状态机概念
有限状态机的概念，分类，符号化状态机的VHDL描述，主控进程。
-
●7.2FSM设计实体基本概述
符号化有限状态机的的VHDL描述，组合进程和时序进程
-
●7.3ADC0809采样控制状态机设计I
ADC0809采样过程分析，采样控制FSM 的设计
-
●7.4ADC0809采样控制状态机设计II~1
ADC89采样状态机的VHDL描述
-
●7.5状态编码
FSM的常用编码及其特点
-
●7.6安全状态机设计
合法状态和非法状态，安全编码的含义及其实现方法
-
●7.7序列采样器FSM设计
序列检测器原理，VHDL描述分析
-
第八章VHDL设计进阶
三种数据对象，三种描述风格，顺序语句与并行语句，仿真延时，子程序。
-
●8.1VHDL的三种数据对象
三种数据对象的定义方法、定位位置、描述对象、赋值特征等比较
-
●8.2VHDL的三种描述风格
VHDL三种描述风格的特点及其应用场合
-
●8.3仿真延时
仿真延时的含义、描述方式，零延时
-
●8.4子程序简介
VHDL子程序的概念，使用特点，分类
-
●8.5子程序之函数
函数的概念，定义方法，使用特点，应用
-
●8.6子程序之过程
过程的概念，定义方法，使用特点，应用
-
●8.7顺序语句
VHDL顺序语句的使用特点，常用顺序语句
-
●8.8并行语句
并行语句的特点，常用并行语句
-
第九章EDA设计进阶
LPM概念，基于LPM和DSP的数字系统设计，简易正弦信号发生器设计
-
●9.1应用宏功能的频率计原理图设计
应用宏功能的频率计原理图设计
-
●9.2LPM及其应用-以LPM_COUNTER为例
LPM的定义、特点、分类、使用方法（定制及调用）
-
●9.3简易正弦信号发生器设计
简易正弦信号发生器原理分析，LPM，ROM初始化文件
-
●9.4两种乘法器设计方法比较
乘法器的两种设计方法及其比较，DSP核，资源耗用
-
●9.5毛刺：产生原因及处理
毛刺的定义，产生原因、危害，主要消除方法
-
●9.6资源优化
EDA优化方法之一面积优化的意义及主要策略
-
●9.7速度优化
EDA优化方法之速度优化的意义及策略
-
●9.8数据类型的转换
数据类型的转换