1、EDA技术是实践性强的技术性基础课程。以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过相关开发软件,自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真、直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术,或称IES/ASIC自动设计技术。通过本课程的学习,了解PLD器件的类别、结构与特性,掌握EDA技术开发流程,初步具备以软件方式开发数字电子系统硬件的技能。 2、EDA技术是培养学生面对数字电子系统课题的分析能力,以及利用VHDL硬件描述语言的编程能力和解决实际问题的综合能力。以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过相关开发软件,自动完成电子系统设计,初步具备以软件方式开发数字电子系统硬件的技能。
导学篇--概述
本章简介
EDA技术概述
EDA技术的内容及发展历程
EDA工程设计流程
数字系统设计
单元测验1
作业
导学篇--大规模可编程逻辑器件
可编程逻辑器件概述
PLD器件的分类
FPGA和CPLD的区别及选用
单元测验2
基础篇--VHDL语言
VHDL概述
VHDL语言特点
VHDL语言结构
VHDL语言要素
VHDL语句简介
顺序语句
并行语句
VHDL描述风格
顺序语句和并行语句课件
库、程序包课件
实体课件
单元测验3-2
单元测验3-1
工具篇--Quartus_II
quartus_II项目设计流程
quartus_II设计文件输入
quartus_II编译、仿真和下载
单元测验4
应用篇--基本逻辑电路设计
组合逻辑--编码器的设计
组合逻辑--译码器的设计
组合逻辑--三态门和总线缓冲器
时序逻辑--时序电路特殊信号的描述
时序逻辑--触发器(Flip_Flop)--D触发器
时序逻辑--触发器(Flip_Flop)--T触发器和RS触发器
时序逻辑--序列发生器
时序逻辑--移位寄存器
Quartus_II仿真演示案例
单元测验5