课程简介
数字逻辑与集成电路设计是电子信息类、计算机类等专业重要的专业基础课程。本课程在传统<数字逻辑电路设计>课程内容的基础上，增加了由简单组合、时序数字电路模块搭建较复杂数字系统的EDA设计技术。
本课程的学习旨在使学员能够：
1.掌握数字逻辑电路的基本理论、分析设计方法，以及数字集成电路的设计、仿真验证和测试方法；
2.在理解数字器件电路结构、可编程逻辑器件结构、集成电路芯片功能的基础上，掌握数字器件外部特性、逻辑关系的表征和描述方法以及逻辑化简和电路优化方法；
3.同时了解简单RISC处理器的设计、应用方法，较熟练运用硬件描述语言描述数字电路系统，使用工具软件对数字电路系统进行设计、仿真和综合。
课程大纲
课程概要
课程概要
数字逻辑电路设计基础
2.1 逻辑关系的描述方法
2.2 逻辑函数化简
2.3 反函数与对偶函数
2.4 非完全描述逻辑函数及其化简
硬件描述语言基础
3.1Verilog HDL描述的基本结构
3.2 Verilog HDL中的常量、变量与数据类型
3.3 Verilog HDL的赋值语句
数字逻辑电路设计方法
4.1 组合逻辑电路的分析设计
4.2 时序逻辑电路的分析设计
微处理器的设计与实现
5.1 加法器与算术逻辑单元
5.2 简化RISC处理器设计
微处理器的设计与实现（实验操作）
L.1 组合电路的HDL设计与实现（基础实验1）
L.2 时序电路的HDL设计与实现（基础实验2）
L.3 CPU芯片内数据通路的关键模块
L.4 CPU芯片内数据通路的整合设计
L.5 CPU芯片内控制器的设计与实现
L.6 CPU芯片的整合设计与验证
关于Debug：如何构建一个testbench
关于Debug：如何在波形窗口观察模块内部的信号
可编程逻辑器件
6.1 可编程逻辑器件
6.2 现场可编程门阵列
课程概要
数字逻辑电路设计基础
2.1 逻辑关系的描述方法
2.2 逻辑函数化简
2.3 反函数与对偶函数
2.4 非完全描述逻辑函数及其化简
硬件描述语言基础
3.1Verilog HDL描述的基本结构
3.2 Verilog HDL中的常量、变量与数据类型
3.3 Verilog HDL的赋值语句
数字逻辑电路设计方法
4.1 组合逻辑电路的分析设计
4.2 时序逻辑电路的分析设计
微处理器的设计与实现
5.1 加法器与算术逻辑单元
5.2 简化RISC处理器设计
微处理器的设计与实现（实验操作）
L.1 组合电路的HDL设计与实现（基础实验1）
L.2 时序电路的HDL设计与实现（基础实验2）
L.3 CPU芯片内数据通路的关键模块
L.4 CPU芯片内数据通路的整合设计
L.5 CPU芯片内控制器的设计与实现
L.6 CPU芯片的整合设计与验证
关于Debug：如何构建一个testbench
关于Debug：如何在波形窗口观察模块内部的信号
可编程逻辑器件
6.1 可编程逻辑器件
6.2 现场可编程门阵列